이불 포장: 일련의 기회의 정렬

요약

스마트폰, 태블릿 PC, 전자책 리더, 휴대용 엔터테인먼트 시스템 등을 포함한 최신 무선 소비자 기기들이 큰 인기를 누리고 있으며, 계속해서 감소하는 부품 비용, 무게 및 크기를 새롭게 요구하는 동시에 지속적으로 증가하는 시스템 통합과 속도를 제공합니다. 수년간 집적 회로(IC)에서 성능이 많이 향상되었지만 회로 패키징 기술이 전반적으로 따라가지 못했습니다.

사실 패키징은 비용과 성능 측면에서, 특히 실리콘 장치의 크기가 줄어들면서 기술 병목 현상을 빚어왔습니다. 그러나 퀼트 패키징(QP)이라는 새로운 기술은 시스템 수준의 IC 패키지 성능을 높이고 비용을 낮출 수 있는 큰 가능성을 보여줍니다. 2D 시스템인 패키지 패러다임은 노트르담 대학교의 나노 과학 및 기술 센터 전기 공학과 Gary H. Bernstein 교수의 실험실에서 개발되었습니다. Bernstein 박사는 대학원생인 Quanling Zheng 등과 함께 보다 효율적인 칩간 상호 연결을 위한 새로운 솔루션을 개발했습니다.

수많은 논문과 심포지엄에서 발표된 QP 기술은 대역폭과 열 제거를 높여 성능과 비용 효율성을 향상시킵니다. 저전력 시스템은 마이크로파 레이더 시스템 및 초점 평면 배열과 같은 다양한 분야에서 다양한 무선 응용이 가능한 잠재력을 지니고 있으며, 현재 상용화를 준비 중입니다.

연구팀은 개발 과정을 지원하기 위해 Olympus LEXT OLS4100 레이저 스캐닝 컨포칼 현미경을 선정하여 연구실 직원이 제조 공정을 미세 조정하고 정확하고 반복 가능한 측정값을 제공할 수 있도록 정보를 제공했습니다. 연구자들은 3D 이미징이 필요했기 때문에 실험실의 SEM 대신 접촉식(스타일러스) 형상 측정기보다 더 빠른 3D 및 거칠기 측정을 제공하는 OLS4100를 선택했습니다. 또한 OLS4100은 참호 바닥까지 이르는 매우 가파른 형상을 측정할 수 있는 반면, 스타일러스 팁은 측벽과 충돌하여 하단까지 도달하지 못하는 경우가 많습니다. 마지막으로 OLS4100은 단파장 레이저를 사용하여 탁월한 이미징 해상도를 제공합니다. “저에게는 최상의 기능이었습니다." Bernstein 박사는 말합니다. “이 장비는 표면 형상 스캐너보다 더 나은 측면 해상도로 클린룸에서 준비되지 않은 표본에 대한 빠른 이미징을 즉시 수행할 수 있습니다."

퀼트 패키징의 작동 방식

기존의 미세 전자 기계 시스템(MEMS)에서 영감을 받은 제조 기술을 기반으로 한 QP는 근본적으로 단순하고 실용적입니다. 연속적인 칩간 상호 연결을 제공함으로써, IC를 각 칩 쌍 사이에 불과 몇 미크론(μm)의 간격으로 2차원으로 타일링할 수 있게 해줍니다. 각 칩의 측면에는 다른 IC의 일치하는 노듈에 직접 연결하기 위해 수평으로 돌출된 여러 개의 짧은 전도성 결절이 있습니다. 상호 연결된 칩의 배열을 퀼트라고 합니다. QP의 장점으로는 비용, 무게 및 전력 소모 감소, 이종 집적화, 높은 입출력 (I/O) 밀도, 높은 대역폭(최대 110GHz의 노듈[3]로 인한 삽입 손실이 0.1dB 이하), 기존 패키징 기술 및 냉각 방식과의 호환성 등이 있습니다. 노트르담에서는 폭 10μm에서 100μm에 이르는 I/O 구조가 제작되었습니다(그림 1-3).

식각 깊이 측정 : QP는 기존 IC 제조에 몇 단계만 추가합니다. 첫 번째는 노듈 참호를 식각하는 것입니다. 노트르담에서 팀은 일반적으로 실리콘을 기판으로 사용합니다. 노듈 참호 식각에는 건식 식각 공정(DRIE)이 적용되며, 5분간의 DRIE는 보통 20μm 깊이의 노듈 참호를 생성합니다. 한때 연구원들은 참호 깊이를 측정하기 위해 스타일러스를 사용하려 했지만, 팁 직경이 너무 커서 트렌치까지 도달할 수 없었습니다. 이들은 OLS4100이 노듈 참호의 단계 형상을 쉽고, 정확하고, 빠르게 측정한다는 것을 발견했습니다(그림 4).

그림 1: 기판 깊숙이 증착된 에지 노듈을 보여주는 QP 상호 연결의 렌더링	그림 2: 이들을 연결하는 동일 평면 도파관을 보여주는 한 쌍의 조립된 칩.
그림 3: 상호 연결된 노듈에 의해 지지되는 핀셋에 의해 가장자리에 고정된 퀼트 패키지 칩.	그림 4: 노듈 참호 식각 단계에 대한 단계 형상 측정.

표면 거칠기 측정: 노듈 참호를 식각한 후 구리를 전기 도금하여 참호를 채우고 화학 기계 연마(CMP)를 적용하여 과부하를 제거합니다. 연마 후 일반적으로 연마 슬러리에 포함된 서브 마이크론 실리카 또는 알루미늄인 연마 결정립이 웨이퍼 표면에 달라붙어 오염을 유발할 수 있습니다. RF 장치의 경우, 특히 고주파에서는 표면 거칠기가 높으면 마이크로파 성능을 저하시킬 수 있습니다. 실제로 거의 모든 반도체 웨이퍼의 입자성 물질은 회로 결함을 야기하고 최종 제품에서 수율 손실을 초래할 수 있습니다. OLS4100은 표면 거칠기를 측정하는 빠르고 정확한 방법을 제공하며, 최종 제품이 예상대로 작동하는지 확인하는 측정을 수행하는 데는 1분도 걸리지 않습니다(그림 5a, 5b, 6).

그림 5: CMP 공정 직후 표면 거칠기 측정. (a)에서 CMP 공정 직후 표면적 질감 측정 결과. (b)에서 CMP 후세척 후 동일한 측정 결과.

그림 6: 레이저 컨포칼 현미경 데이터는 CMP 후세척 전후의 표면 거칠기 매개 변수를 비교합니다.

그림 7: 조립된 칩의 2D 이미지.

수직 상쇄 측정: 청소 후 칩을 건식 식각하여 분리한 다음 조립합니다(그림 7). 그러나 두 칩의 노듈 사이에 수직 상쇄가 너무 많으면 조립시 문제가 발생할 수 있습니다. 접촉 면적의 극단적인 변화는 패키지의 전기적 성능에 악영향을 미칠 수 있습니다. 따라서 다양한 칩의 각 노듈 간 수직 상쇄를 모니터링하는 데 주의를 기울여야 합니다. 팀원은 OLS4100 현미경을 사용해 수직 상쇄 및 표면 형태 정보를 얻어 각 ‘타일’이 올바르게 정렬되었는지 확인합니다(그림 8a-c, 9).

그림 8: (a)-(c)에서 조립된 세 개의 노듈 형태에 대한 3D 이미지. (a)에 대한 상쇄는 1µm 미만이고, (b)와 (c)에 대한 상쇄는 약 7.3μm입니다. LEXT OLS4100의 연결 기능을 사용하여 고해상도의 광시야 3D 이미지를 만들 수 있습니다.
	그림 9: 조립된 노듈의 광시야 3D 보기는 두 개의 칩에서 칩 내부의 상호 연결 금속층과 칩 외부의 노듈 상호 연결 간의 높이 차이를 보여줍니다.

정확성과 속도의 중요성

그림 10: Olympus LEXT OLS4100 레이저 스캐닝 컨포칼 현미경.

OLS4100은 표면을 가로질러 이동하는 프로브를 필요로 하는 스타일러스 기반 시스템으로 이미지를 포착하고 수 초 내로 측정을 수행하기 때문에 3D 측정 기능과 정확한 표면 거칠기 측정을 제공할 뿐만 아니라 두 가지 유형의 데이터를 다른 기기보다 훨씬 빠르게 수집할 수 있어 몇 가지 중요한 공정 단계에서 사용됩니다(그림 10). 연구팀은 현미경 시스템이 두 가지 추가 이점 또한 제공한다는 사실을 발견했습니다. 첫째, 이전 도구가 제공했던 것보다 훨씬 더 정확한 컬러 이미징을 제공합니다. 더 중요한 것은 사용이 매우 쉽고 편리하다는 것입니다. 다른 실험실 측정 도구를 사용하려면 광범위한 교육이 필요했지만, Olympus 시스템을 배우는 데는 단 몇 분 밖에 걸리지 않았습니다. 이 과정은 이미 놀라운 결과를 가져왔습니다. 노트르담 연구팀은 이제 유틸리티와 성능을 확장하고 더 큰 규모로 구현하기 위해 보다 비용 효율적인 방법을 개발하기 위해 노력하고 있습니다. 새로운 회사인 Indiana Integrated Circuits, LLC는 MEMS 통합, RF 시스템, 고성능 컴퓨팅 및 기타 응용 분야를 위한 QP 기술을 상용화하고 있습니다.